摘 要： 设计一款可用于Class D的比较器。在考虑抗噪能力和分辨率的情况下，引入2路电流反馈，提高抗噪能力，从而可以提高分辨率。采用HHNEC BCD035工艺对该调制器进行电路级设计并用Cadence仿真，该电路可抑制输出电压的错误跳变，失调电压为0.2 mV，增益为38.42 dB，3 dB带宽达到20 MHz，满足高速率要求。
关键词： PWM； Class D； 电流反馈； 迟滞比较器
中图分类号： TN721⁃34 文献标识码： A 文章编号： 1004⁃373X（2014）07⁃0147⁃04
Design of current feedback comparator used in Class D audio amplifier
XUE Jai⁃mei， LI Kai⁃hang， LUO Xue⁃qin
（ College of Physics and Electromechanical Engineering， Xiamen University， Xiamen 361005， China）
Abstract： A comparator used in a Class D audio amplifier was designed. Taking the anti⁃noise capacity and resolution into account， two current⁃feedback subcircuits are adopted in the design to improve the anti⁃noise capacity and resolution at the same time. HHNEC BCD035 process is used for circuit design of the modulator and Cadence is for its simulation. The result shows that the circuit can restrain the mistaken voltage jump， the offset voltage can reach 0.2 mV， the gain of pre⁃amp is 38.42 dB， and the 3 dB bandwidth can reach 20 MHz to satisfy the requirement of high speed.
Keywords： PWM； Class D； current feedback； hysteresis comparator
0 引 言
凭借其高效率的特点，D类放大器开始逐渐取代AB类放大器进入便携式产品、专业影音等多个领域。而比较器作为整个电路的核心部分之一，D类放大器的特性也对比较器的设计指标提出了高要求。
D类音频功放最常用的调制机制是脉冲编码调制即PWM（Pulse Width Modulation）技术，其原理是把经前置放大器放大的音频信号[Vin，]与三角波发生器参数的三角波[Vm]进行比较。当[Vin>Vm]时，比较器输出高电平，反之，输出低电平。这样把输入信号的大小转变为输出脉冲的宽度，相当于用输入信号[Vin]去调制载波[Vm，]从而形成占空比随输入信号幅度变化的输出调制波[Vd][1]，如图1所示。
1 比较器设计
出于协调效率和成本的考虑，载波[Vm]的频率一般选定250 kHz，而人耳可接收的音频频率范围为20 Hz～20 kHz，因此一个良好的PWM比较器应该具有以下特性[2⁃3]：
（1） 大带宽以实现信号的快速翻转，从而降低调制带来的非线性失真；
（2） 高增益以获得高精度；
（3） 低失调以获得高灵敏度；
（4） 具有抗噪能力；
（5） 传输延迟小，不会对后续逻辑电路产生逻辑错误。
一般来说，一个比较器可以被划分为3部分，分别是预放大级、比较级和缓冲级。
图1 PWM调制图
1.1 预放大级
预放大级实质上就是一个放大器。由于放大器的增益带宽积通常是个常数，因此，为了达到宽带宽的目的，一个单级放大器的放大能力通常是有限的。而如果数个低增益、宽带宽的放大器级联，那么就可以在保证带宽的前提下，增大增益，同时，此时的总时延也可被最小化[4]。
电路中的单级放大器采用的是PMOS二极管连接做负载的差分放大级。这是因为二极管PMOS做负载，增益为：[AV=-gm1gm3=-un（WL）1up（WL）3，]只与宽长比有关，而这可以使增益更为精确，如图2所示。
图2 二极管负载差分对
1.2 比较级
在噪声环境中，如果比较器足够快且噪声的幅度足够大的话，其输出端也会存在噪声[4]，如图3所示。因此为了降低噪声影响，防止输出包含噪声成分，通常在比较器内引入迟滞，迟滞比较器的传输曲线如图4所示，可以看出，在迟滞比较器中，失调电压会大于理想的比较器，这在另一方面就会降低电路的灵敏度。
图3 比较器对含有噪声的输入响应
图4 迟滞比较器传输曲线
从图1可以知道，[Vd]的波形要正确，则[Vd]从高电平跳变到低电平只能发生在三角波[Vm]处于上升沿，而[Vd]从低电平跳变到高电平只能发生在三角波[Vm]处于下降沿。
因此，可以在传统的迟滞比较器内部引入两路电流反馈[2]，一旦在上述2种情况中发生跳变，则抑制比较器再发生跳变。
1.2.1 传统迟滞比较器
传统的迟滞比较器（见图5）通过把M6和M7管的栅极交叉互联，实现正反馈，以提高判断电路的增益并产生一定的滞迟效果来抵抗噪声[5]。
图5 传统迟滞比较器
设[β5=β8=βA，][β6=β7=βB，]假定刚开始是[io+]远大于[io-，]则M5和M7导通，M6和M8截止，随着[io+]减小，[io-]增大，当M7的漏源电压等于M6的[VTHN]时，电路的输出状态发生改变，此时，这个临界电流值为：
[io-=βB2（vo+-VTHN）2=βBβAio+] （1）
同理，如果对于随着[io-]减小，[io+]增大，可以得到电路的转换点为：
[io+=βBβAio-] （2）
从式（1），式（2）可以得出如果[βA]和[βB]不相等，那就会在比较器中引入迟滞，由式（1），式（2）可以推出发生转换时的输入电压差为[VSPH=v+-v-=][ISSgm⋅βBβA-1βBβA+1，][VSPL=-VSPH]（当[βB≥βA]时， [ISS、][gm]为预放大级的尾电流和跨导值），则抗噪范围[VH]为[2（VSPH-VDD2），]很明显，在器件参数确定的情况下，[VH]过小，则在[Vm]与[Vd]幅值相差不多的情况下，噪声的存在会使得输出在[Vm]的上升沿发生由低向高的翻转，但另一方面，若是[VH]过大，则降低电路的灵敏度，失真度较大。
1.2.2 电流反馈迟滞比较器
针对上述传统迟滞比较器的缺点，本文在比较级引入2路电流反馈，利用这2路电流反馈抑制电平的错误跳变。
从传统比较器发生转变时的电流公式，可以知道，如果[io-，maxio+，min≤βBβA，]那么转换所需要满足的电流公式永远不会满足，亦即不会发生电压转换，即输出维持同一电平，这也就是文中即将提到的比较器——电流反馈迟滞比较器的原理。
在图6比较级中，开关K1、K2控制如下：[Vosc]处于上升沿时，K1指向a；[Vosc]处于下降沿时，K1指向b。
图6 带有电路反馈的比较器
输出[Vo]为低电平时，K2指向c；[Vo]为高电平时，K2指向d。
以下逐一分析，开关处于各个情况下的电路迟滞情况：
（1） 当[Vosc]处于上升沿，输出[Vo]为高电平时，开关a、d打开，这时若发生电平转换，只可能是由高电平跳转低电平。此时[iD3、iD4∈I1，ISS+I1，]当[iD4=][βB2（vA-VTHN）2=βBβAiD3，]发生电压转换。
（2） 当[Vosc]处于上升沿，输出[Vo]为低电平时，开关a、c打开，这时有可能发生由低电平向高电平转换，而很明显，这是错误的，需要抑制。此时，[iD4∈2I1，ISS+2I1、][iD3∈0，ISS]，若是依照上面所讲，让[iD3，maxiD4，min=ISS2I1≤βBβA，]则电平将会一直维持在低电平。
（3） 当[Vosc]处于下降沿，输出[Vo]为低电平时，开关b、c打开，这时若发生电平转换，只可能是由高电平跳转低电平。此时[iD3，iD4∈[I1，ISS+I1]，]当[ID3=βB2（vB-VTHN）2=][βBβAiD4，]发生电压转换。
（4） 当[Vosc]处于下降沿，输出[Vo]为高电平时，开关b、d打开，这时有可能发生由低电平向高电平转换，此时，[iD3∈2I1，ISS+2I1、][iD4∈0，ISS，]如同（2），这也是需要纠正的，同理满足[iD4，maxiD3，min=ISS2I1≤βBβA，]则电平将会一直维持在高电平。
最终的迟滞效果图如图7所示，因此可以利用这2路反馈电流，提高电路的抗噪声能力，从而相应地提高电路的分辨率。
1.3 输出缓冲级
缓冲级的主要作用是把比较级的输出信号转变成逻辑信号，因为在Class D中，比较级输出接的是功率放大驱动级，因此输出缓冲级最好是满摆幅输出，而没有电压摆率的限制。本文采用的是自偏置的差分放大器作为输出缓冲级，如图8所示。
图7 电流反馈比较器的传输曲线图
图8 自偏置放大级做输出缓冲级
它具有以下优点[6]：
（1） 由于[M3、][M4]工作于线性区，[VH、][VL]靠近电源轨电压，因此输出摆幅可接近于[VDD，]可用于驱动功率管。
（2） 它可提供超过静态电流的驱动电流，从而提高驱动能力，减小转换时间。
在自偏置差分放大器后还接有一级反相器，用作附加的增益级，同时隔离负载电容和自偏置差分放大器。
2 比较器整体电路仿真结果
本文是基于HHNEC BCD035工艺设计电路的，所有仿真均是在Cadence下得到。图9即为整体电路图，本电路在[VDD=]4 V下工作。
图10为在不同状态下，比较器的迟滞效果图。
此时，[Vosc]接0～4 V DC扫描源，[Vsin]接2 V的直流源。可以看到，正常情况下，[VH=4]mV，比正常的迟滞比较器小，可是由于2路电流反馈，转换后的迟滞效应实际上是大大增强了，而同时很好地提高了迟滞比较器的分辨率，可以看到失调电压只有2 mV。
图10 传输曲线
图11为前置运放的AC仿真图，可以看到，其增益为38.42 dB，3 dB带宽为20 MHz，满足高速率的要求。
图11 前置运放AC仿真图
图12为瞬态图，[Vsin]接幅度为1 V、频率为10 kHz的正弦信号，[Vosc]接幅值为1～3 V的三角波，比较器在输出信号占空比接近或等于100%时可以稳定工作。把其中的一周期波形放大，如图13所示，可以看到，比较器接近于满摆幅输出，输出幅度达到3.39 nV～4 V。
图12 瞬态仿真图
图13 输出摆幅
3 结 论
Class D音频功放因为其高效率而被广泛使用，本文采用D类功放最常用的PWM调制方式，引入了2路电流反馈支路，抑制了输出的错误跳变，从另一方面变相地扩大了抗噪电压范围，从而降低了传统迟滞比较器对失调电压的限制，提高了电路的分辨率。当输出占空比接近或等于100%，比较器可以满摆幅输出稳定工作。
注：本文通讯作者为李开航。
参考文献
[1] 樊斌.Class D音频功率放大器研究与设计[D].西安：西安电子科技大学，2009.
[2] 金杰，武传欣，徐自有.适用于D类音频功放的动态迟滞PWM比较器[J].中国集成电路，2008（10）：37⁃42.
[3] 彭卓.D类音频功率放大器的设计[D].成都：电子科技大学，2008.
[4] ALLEN P E，HOLBERG D R. CMOS模拟集成电路设计[M].冯军，李志群，译.北京：电子工业出版社，2005.
[5] BAKER R J， LI H W， BOYCE D E. CMOS电路设计·布局与仿真[M].陈中建，译.北京：机械工业出版社，2006.
[6] ME1 Bazes. Two novel fully complementary self⁃biased CMOS differential amplifiers [J]. IEEE Journal of Solid⁃State Circuits， 1991， 26（2）： 165⁃168.
[7] Behzad Razavi.模拟CMOS集成电路设计[M].陈贵灿，译.西安：西安交通大学出版社，2002.
[8] 徐静萍.具有带隙结构的迟滞比较器电路设计[J].现代电子技术，2011，34（6）：160⁃162.